VHDL 블록 다이어그램을 그리는 프로그램? [닫은

Question

VHDL 파일 모음을 구문 분석하고 블록 다이어그램을 작성할 수있는 무료 프로그램이 있습니까?

편집하다Javadoc이 일련의 클래스에 대한 문서를 구문 분석 한 후 클래스 다이어그램을 작성하는 방식과 유사하게 계층 구조에 대한 문서와 함께 블록 다이어그램 이미지를 작성하는 프로그램을 더 찾고 있습니다.

Answer 1

어쨌든 오픈 소스는 없습니다. 얼마 전, 나는 성공하지 못한 Verilog 디자인에 대한 단순한 것을 찾았습니다.

Answer 2

Altera의 쿼터는 VHDL을 컴파일하고 VHDL 신호를 나타내는 최상위 회로도를 제공 할 수 있습니다. Xilinx ISE와의 디토. 오픈 소스 소프트웨어는 아니지만 무료로 다운로드하고 사용하는 것이 좋습니다.

Answer 3

Synplify Pro and Synplify Premier에는 RTL 뷰어가 있으며 내가 본 것 중 내가 선호하는 프로그램입니다. 또한 Xilinx ISE, Altera의 쿼터스 및 멘토의 HDL 디자이너에서 RTL 시청자를 보았습니다.

Answer 4

멘토의 HDL 디자이너 이 목적을 위해서는 있지만 무료는 아니지만 할인 된 학생 버전을 얻을 수는 있지만 무료는 아닙니다.

TheTrus가 언급 한 바와 같이 Quartus에는 RTL 뷰어도 있지만, 이에 의해 생성 된 다이어그램의 품질은 매우 열악합니다. 실제로 문서화에 사용할 수는 없습니다. 그들은 합성 버그를 잡는 데 가장 유용합니다.

Answer 5

Ede Netherlands의 HDL Works는 멘토의 HDL 디자이너와 비슷하지만 훨씬 더 민첩하고 훨씬 저렴한 편리합니다. 둘 중에서, 내 경험을 통해 쉽게 가고 유지하기가 훨씬 쉽습니다. 나는 멘토 도구를 사용하기 어렵고 불안정하다는 것을 알았지 만 그 이후로 개선되었다고 생각합니다. 편의는 훨씬 더 직관적이며 코드에 여전히 초점을 맞추고 공구 사용에 적합합니다. Xilinx, Synopsys 및 기타의 합성 후 도구와 달리 HDL Works Tool 및 Mentor HDL 디자이너는 합성 전입니다. Pre와 Post 사이에 다소 큰 도구는 Sigasi입니다. 나는 보았지만 아직 후자를 사용하지 않았다. 유망 해 보입니다. 연결:https://www.hdlworks.com/products/ease/index.html

http://www.sigasi.com/