Donde a la fuerza Xilinx ISE para usar en bloques carneros?
Pregunta
I sintetizó un pequeño dispositivo para probar la inferencia bloque-RAM.
He recibido un mensaje de XST:
La pequeña RAM será implementado en la LUT con el fin de maximizar el rendimiento y ahorrar bloque recursos de memoria RAM. Si desea forzar su implementación en el bloque, el uso / restricción ram_style .
Sin embargo, no sé dónde encontrar esta opción / restricción, ya sea en ISE (11,1 en mi caso) o en archivos de restricción ...
No quiero utilizar VHDL atribuye directamente en mi código.
Solución
En el directorio del proyecto, encontrará un archivo llamado "tu-design.xst". Puede añadir el siguiente texto al final de la lista (o en cualquier lugar después de "carrera"):
-ram_style block # ( | auto | distributed )
-rom_style block # ( | auto | distributed )
Estos deben asegurarse de que va a obtener la cartografía BRAM lugar de memoria RAM distribuida (que significa memoria basada en LUT).
Esta opción también podría ser útil:
-auto_bram_packing yes # ( | no )
Recuerde que cada uno de estos deben estar en una línea propia, y que usted tendrá que quitar el "#" y lo que viene después de eso.
Si está utilizando la interfaz gráfica de usuario ISE, vaya a
Synthesis -> Process Properties -> HDL options
y elegir las opciones anteriores allí.
(Por cierto, estamos tratando de iniciar un sitio dedicado a los FPGA SE ... considerar el apoyo que ... http://area51.stackexchange.com/proposals/20632/programmable-logic-and-fpga-design?referrer=YmxhQ2OJUo-FAaI1gMp5oQ2 )
Otros consejos
ejecutar BLOQUE -ram_style puede hacer el truco en la línea de comandos.