ما هي بعض الطرق لتصحيح تفريغ الأساس؟

Question

أنا أستخدم محاكاة أسيك (VCS) التي تأخذ مجموعة من اللغات المختلفة (Verilog و VHDL و VERA و C و TCL في علمنا) وتجميعها جميعا في ملف قابل للتنفيذ.

وهو كل شيء عظيم، يمينا حتى يتم مقالبها الأساسية مع تتبع مكدس خففي. ما هي أفضل طريقة للنهج تصحيح هذا؟

Answer 1

إذا نظرت بالفعل إلى تتبع المكدس، فما أظن أنك جمعت معظم المعلومات التي يمكنك الخروج من الملف الأساسي. خاصة إذا لم تكن معتادا على كيفية تنفيذ محاكاة، ولا يبدو أنك كذلك.

أود أن أقول أن الأداة هي عربات التي تجرها الدواب، وأنك يجب أن تعقد البائع المسؤول. الإغراق الأساسية ليست استجابة جيدة أبدا، حتى لو كانت هناك مشكلة في المدخلات التي أعطيتها بها.

ومع ذلك، إذا كنت ترغب في محاولة تحليل المشكلة، فمن المفترض أن يبدأ اقتراح واحد ببعض الإصدار الأكثر بساطة من تصميمك ASIC الذي يعمل، ثم إجراء تغييرات تدريجيا، والتأكد من أنه لا يزال يعمل بعد كل مجموعة من التغييرات. وبهذه الطريقة يمكنك تضييق الجزء المحدد من نظامك الذي يسبب المشكلة، وقد يسمح لك بإصلاحه أو لتقديم تقرير علة أكثر تحديدا مع البائع الخاص بك.

بالطبع، يفترض أنه يمكنك العودة إلى شيء يعمل، لكنني سأحمل أن اختبرت الأشياء عدة مرات على الأقل خلال عملية التصميم، وأن لديك نوع من التحكم في الإصدار (أو على الأقل النسخ الاحتياطية).